- En esta práctica se diseñará el multiplicador de 8x8 bits de la práctica 1 en lenguaje VHDL.
- Se utilizará la misma estructura jerárquica que en la práctica 1.
- Por ello se debe realizar una modelización estructural para todos los módulos del circuito.
- Finalmente se realizará la compilación y simulación del multiplicador total, para lo cual deberá construirse un TESTBENCH conteniendo los estímulos adecuados