Universidad de Valladolid

**Escuela Técnica Superior de
Ingenieros de Telecomunicación**

Ingeniería en Electrónica

Diseño de un microprocesador RISC e implementación mediante la FPGA Xilinx Spartan II

Autores

Bernardo Carretero Rivera
Fernando Espinosa García

Tutores

Jesús M. Hernández Mangas
Ruth Pinacho Gómez

Esquema de la presentación

- **Introducción**
- **Dispositivos Lógicos Programables**
- **Procesador**
- **Unidad de Control**
- **Unidad de Proceso**
- **Implementación y Aplicación práctica**
- **Conclusiones**

Introducción

➤ **Objetivos**

- ✓ **Diseño de un microprocesador RISC**
- ✓ **Implementación en la FPGA Xilinx Spartan II**

➤ **Recursos**

- ✓ **Hardware**
- ✓ **Software**

➤ **Fases de desarrollo**

- ✓ **Fase de Estudio**
- ✓ **Fase de Diseño**
- ✓ **Fase de Carga y Comprobación**

Esquema de la presentación

- Introducción
- **Dispositivos Lógicos Programables**
- Procesador
- Unidad de Control
- Unidad de Proceso
- Implementación y Aplicación práctica
- Conclusiones

Dispositivos Lógicos Programables

- **Introducción Teórica**
 - **Características de diseño con PLDs**
 - **Tipos**
 - **Dispositivos Lógicos Programables Simples (SPLDs)**
 - **Matriz Lógica Programable (PLA)**
 - **Dispositivos de Matriz Programable (PAL)**
 - **Dispositivos Lógicos Programables Complejos (CPLDs)**
 - **Matriz de Puertas Programable por Campo (FPGAs)**

Dispositivos Lógicos Programables

Dispositivos Lógicos Programables

- **Introducción Teórica**
 - **Características de diseño con PLDs**
 - **Tipos**
 - **Dispositivos Lógicos Programables Simples (SPLDs)**
 - **Matriz Lógica Programable (PLA)**
 - **Dispositivos de Matriz Programable (PAL)**
 - **Dispositivos Lógicos Programables Complejos (CPLDs)**
 - **Matriz de Puertas Programable por Campo (FPGAs)**

Dispositivos Lógicos Programables

Dispositivos Lógicos Programables

➤ FPGA Xilinx Spartan II

Device	Logic Cells	System Gates (Logic and RAM)	CLB Array (R x C)	Total CLBs	Maximum Available User I/O	Total Distributed RAM Bits	Total Block RAM Bits
XC2S15	432	15,000	8 x 12	96	86	6,144	16K
XC2S30	972	30,000	12 x 18	216	92	13,824	24K
XC2S50	1,728	50,000	16 x 24	384	176	24,576	32K
XC2S100	2,700	100,000	20 x 30	600	176	38,400	40K
XC2S150	3,888	150,000	24 x 36	864	260	55,296	48K
XC2S200	5,292	200,000	28 x 42	1,176	284	75,264	56K

Dispositivos Lógicos Programables

➤ Tarjeta XSA 50

Esquema de la presentación

- **Introducción**
- **Dispositivos Lógicos Programables**
- **Procesador**
- **Unidad de Control**
- **Unidad de Proceso**
- **Implementación y Aplicación práctica**
- **Conclusiones**

Procesador

➤ Procesador RISC

- Arquitectura Harvard
- Set de instrucciones
- Palabra de instrucción
- Modos de direccionamiento
- Pipeline
- Registros y ortogonalidad
- Escalabilidad
- Puerto de entrada/salida
- Pila

<i>Palabra de Instrucción (tipo 1)</i>															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Código				Tipo		Campo 3				Campo 1				ID 1	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Campo 2				ID 2		<i>Vacío</i>									
<i>Palabra de Instrucción (tipo 2)</i>															
31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Código				Tipo		Campo 3				Campo 1				ID 1	
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Literal															

Set de Instrucciones

- **Instrucciones de Tratamiento de Datos**
- **Instrucciones de Transferencia de Datos**
- **Instrucciones de Control de Programa**

Estructura del Procesador

Esquema de la presentación

- **Introducción**
- **Dispositivos Lógicos Programables**
- **Procesador**
- **Unidad de Control**
- **Unidad de Proceso**
- **Implementación y Aplicación práctica**
- **Conclusiones**

Unidad de Control

- **Objetivos de la unidad de control**
 - **Obtención de la palabra de instrucción**
 - **Gestión de las señales de control**
 - **Gestión de saltos y llamadas y retornos de subrutinas**
 - **Sincronización del procesador**

Estructura de la Unidad de Control

Estructura de la Unidad de Control

➤ Registro PC (Contador de Programa)

Estructura de la Unidad de Control

➤ Interface con la memoria de instrucciones

Estructura de la Unidad de Control

➤ Registro IR (Registro de Instrucción)

Estructura de la Unidad de Control

➤ Memoria de μ -instrucciones

Estructura de la Unidad de Control

➤ Matriz de la memoria de μ -instrucciones

Estructura de la Unidad de Control

➤ Bloque de Gestión de Saltos

Estructura de la Unidad de Control

➤ Registro SP (Contador de Pila)

Esquema de la presentación

- **Introducción**
- **Dispositivos Lógicos Programables**
- **Procesador**
- **Unidad de Control**
- **Unidad de Proceso**
- **Implementación y Aplicación práctica**
- **Conclusiones**

Unidad de Proceso

Estructura de la Unidad de Proceso

➤ Banco de registros

Estructura de la Unidad de Proceso

➤ Unidad de función

Estructura de la Unidad de Proceso

➤ Unidad de función

- Unidad aritmético-lógica → sumas, restas, and...
- Unidad de desplazamiento → desplazamientos y rotaciones

Estructura de la Unidad de Proceso

➤ Registro de banderas

Estructura de la Unidad de Proceso

➤ Interface con la memoria de datos

Estructura de la Unidad de Proceso

➤ Puerto de entrada/salida

Esquema de la presentación

- **Introducción**
- **Dispositivos Lógicos Programables**
- **Procesador**
- **Unidad de Control**
- **Unidad de Proceso**
- **Implementación y Aplicación práctica**
- **Conclusiones**

Implementación y Aplicación Práctica

- **Implementación sobre la FPGA Xilinx Spartan II**
 - Banco de registros
 - Multiplexores
 - Puerto de Entrada/Salida
- **Aplicación práctica**
 - Generación de música → 9ª Sinfonía de Beethoven
 - Solución propuesta

Esquema de la presentación

- **Introducción**
- **Dispositivos Lógicos Programables**
- **Procesador**
- **Unidad de Control**
- **Unidad de Proceso**
- **Implementación y Aplicación práctica**
- **Conclusiones**

Conclusiones

- **FPGAs → diseños complejos**
- **Software muy potente**
- **FPGAs → implementación de prototipos**
- **Diseño con FPGAs → futuro**

Universidad de Valladolid

**Escuela Técnica Superior de
Ingenieros de Telecomunicación**

Ingeniería en Electrónica